METHOD AND DEVICE FOR TERMINATION CONTROL FOR CURRENT DRIVE CIRCUIT

Patent number:

JP7135513

Publication date:

1995-05-23

Inventor:

YAMAMOTO KANTA; OHARA KATSUICHI

Applicant:

FUJITSU LTD

Classification:

- international:

H04L25/02; H03K19/0175; H03K19/086; H04B3/02

- european:

Application number: JP19940172433 19940725

Priority number(s): JP19940172433 19940725; JP19930231661 19930917

Also published as:


DS 5523703 (A1) G B2282035 (A)

DE 4433143 (A1)

Report a data error here

Abstract of JP7135513

PURPOSE: To transfer the current drive signal with a normal amplitude by connecting only a termination circuit at a receiver side in the case of 2-way transmission reception and disconnecting termination circuits other than the termination circuit at the receiver side so as to avoid the reduction in an impedance of an output stage of the current drive circuit. CONSTITUTION:When a current drive signal is sent from a 1st current drive circuit 1 and a signal sent by a 2nd current drive circuit 2 is received, a switch means 22 is on-controlled to connect only a termination circuit 21 at a receiver side and a switch means 12 is off-controlled to disconnect a termination circuit 11 other than the termination circuit of the receiver side. Thus, the termination circuit 21 is connected to the receiver side (final termination part) of an outputted current drive signal (ECL signal) and the termination circuit 11 is disconnected at the sender side of the current drive signal (other than the final termination part). Thus, the reduction in the impedance of the output stage of the current drive circuit is avoided and data are transferred with a normal amplitude.



Data supplied from the esp@cenet database - Worldwide

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-135513

(43)公開日 平成7年(1995)5月23日

| 51)Int.Cl. ⁶ | | 微別配号 | 庁内整理番号 | FΙ | | | | ; | 技術表示箇別 | |
|-------------------------|-------------------|-----------------|------------------|---------------|------|----------------------|--------------|---------|----------|--|
| HO4L 25/0 | 02 | R | 91 99 -5K | | | | | | | |
| | 19/0175 19/086 | | | | | | | • | | |
| HO4B 3/0 | 02 | | 4229-5K | | | | | | | |
| 31, | | | 8839-5 J | H03K 審査請求 | | 請求項 | 101 夏の数30 | Q OL | (全 13 頁) | |
| 21)出願番号 | | 特願平6-172433 | | (71)出題人 | | 000005223 富士通株式会社 | | | | |
| (22)出顧日 | | 平成6年(1994)7月 | | 神奈川 | 界川崎市 | 对原中市 | 上小田 | 中1015番地 | | |
| | | | | (72)発明者 山本 幹太 | | | | | | |
| (31)優先権主張番号 | | 特顏平5-231661 | | | 神奈川 | 具川崎市 | 市原区 | 上小田 | 中1015番地 | |
| 32)優先日 | : | 平5 (1993) 9月17日 | 3 | | 富士通 | 体式会社 | 肿 | | | |
| 33)優先権主張国 | 式 | 日本(JP) | | (72)発明者 | 大原] | 克一 | | | • | |
| | | | | | | 泉川崎市 朱式会社 | | 上小田 | 中1015番地 | |
| | | | | (74)代理人 | + 理十 | 石田 | 数 (| 外3名 |) | |


(54) 【発明の名称】 電流駆動型回路の終端制御方法および装置

(57) 【要約】

【目的】 ECL信号およびPCML信号等の電流駆動型信号を双方向で送受信する電子回路全般における電流駆動型回路の終端制御方法および装置に関し、電流駆動型回路の出力段のインピーダンス低下をなくし、正常な振幅による電流駆動型信号の伝達を行わせることを目的とする。

【構成】 電流駆動型の信号の受け渡しを双方向にて行う3電流駆動型回路の終端制御方法であって、第1の電流駆動型回路1から前記電流駆動型信号を送信して第2の電流駆動型回路2で前記送信された信号を受信する場合、該受信側における終端回路21だけを接続し(22)、該受信側の終端回路以外の終端回路11を切り離す(12)ように構成する。

本発明に係る電流駆動型回路の幹端制御装置の原理構成を示す プロック図



【特許請求の範囲】

【請求項1】 電流駆動型の信号の受け渡しを双方向にて行う(3) 電流駆動型回路の終端制御方法であって、第1の電流駆動型回路(1)から前記電流駆動型信号を送信して第2の電流駆動型回路(2)で前記送信された信号を受信する場合、該受信側における終端回路(21)だけを接続し(22)、該受信側の終端回路以外の終端回路(1)を切り離す(12)ようにしたことを特徴とする電流駆動型回路の終端制御方法。

1

【請求項2】 前記電流駆動型信号はECL信号であり、且つ、前記電流駆動型回路はECL回路であることを特徴とする請求項1の電流駆動型回路の終端制御方法。

【請求項3】 前記電流駆動型信号はPCML信号であることを特徴とする請求項1の電流駆動型回路の終端制御方法。

【請求項4】 前記終端回路の接続および切り離し制御を、トランジスタを使用して行うようにした請求項1の 電流駆動型回路の終端制御方法。

【請求項5】 前記電流駆動型信号を受信する第2の電 20 法。 流駆動型回路は1つであり、前記第1の電流駆動型回路 【 まから該1つの第2の電流駆動型回路に該電流駆動型信号 り、 を伝達する場合、当該1つの第2の電流駆動型回路における終端回路だけを接続するようにしたことを特徴とす 法。 る請求項1の電流駆動型回路の終端制御方法。 【 ま

【請求項6】 前記第2の電流駆動型回路における終端 回路の接続を、該第2の電流駆動型回路が有するメモリ のリード信号もしくはライト信号をラッチしてアクティブ領域を延ばした信号により制御するようにしたことを 特徴とする請求項5の電流駆動型回路の終端制御方法。

【請求項7】 前記電流駆動型信号を受信する第2の電流駆動型回路は複数であり、前記第1の電流駆動型回路から該複数の第2の電流駆動型回路に該電流駆動型信号を伝達する場合、当該複数の第2の電流駆動型回路における各終端回路をそれぞれ接続するようにしたことを特徴とする請求項1の電流駆動型回路の終端制御方法。

【請求項8】 前記複数の第2の電流駆動型回路における各終端回路を、1つの終端制御部により制御するようにしたことを特徴とする請求項7の電流駆動型回路の終端制御方法。

【請求項9】 前記終端回路の接続を制御する終端制御信号を、該終端回路が設けられている電流駆動型回路の動作を制御する動作制御信号から生成するようにしたことを特徴とする請求項1の電流駆動型回路の終端制御方法。

【請求項10】 前記終端制御信号を、該終端回路が設けられている電流駆動型回路の動作を制御する動作制御信号と同一の信号としたことを特徴とする請求項9の電流駆動型回路の終端制御方法。

【請求項11】 前記終端制御信号を、前記電流駆動型 50

信号とした請求項1の電流駆動型回路の終端制御方法。

【請求項12】 前記終端回路の制御信号を、前記電流 駆動型信号とは異なるTTL信号とした請求項1の電流 駆動型回路の終端制御方法。

【請求項13】 電流駆動型の信号の受け渡しを双方向 にて行う電流駆動型回路の終端制御方法であって、

前記電流駆動型信号を送信する電流駆動型回路から該電流駆動型信号を受信する電流駆動型回路へ向かう方向が第1の方向の場合、前記電流駆動型信号の受け渡しを双 が 方向にて行う双方向バスの一端に接続された第1の電流 駆動型回路においてのみ終端回路を接続し、且つ、他の全ての電流駆動型回路において終端回路を切り離し、前記電流駆動型信号を送信する電流駆動型回路から該電流駆動型信号を受信する電流駆動型回路へ向かう方向が

流駆動型信号を受信する電流駆動型回路へ向かう方向が第2の方向の場合、前記電流駆動型信号の受け渡しを双方向にて行う双方向バスの他端に接続された第2の電流駆動型回路においてのみ終端回路を接続し、且つ、他の全ての電流駆動型回路において終端回路を切り離すようにしたことを特徴とする電流駆動型回路の終端制御方法

【請求項14】 前記電流駆動型信号はECL信号であり、且つ、前記電流駆動型回路はECL回路であることを特徴とする請求項13の電流駆動型回路の終端制御方法。

【請求項15】 前記電流駆動型信号はPCML信号であることを特徴とする請求項13の電流駆動型回路の終端制御方法。

【請求項17】 電流駆動型の信号の受け渡しを双方向にて行う電流駆動型回路の終端制御装置であって、 前記電流駆動型信号の受け渡しを双方向にて行う双方向

該双方向バスに接続された複数の電流駆動型回路と、 該電流駆動型回路に設けられた複数の終端回路と、 前記電流駆動型信号を受信する電流駆動型回路だけ前記 終端回路を接続する終端回路接続手段と、

前記電流駆動型信号を出力する電流駆動型回路および該40 電流駆動型信号の受け渡しに関わりない電流駆動型回路の全てにおいて、前記終端回路を切り離す終端回路切離手段とを具備する電流駆動型回路の終端制御装置。

【請求項18】 前記電流駆動型信号はECL信号であり、且つ、前記電流駆動型回路はECL回路であることを特徴とする請求項17の電流駆動型回路の終端制御装置。

【請求項19】 前記電流駆動型信号はPCML信号であることを特徴とする請求項17の電流駆動型回路の終端制御装置。

50 【請求項20】 前記終端回路接続手段および前記終端

回路切離手段は、それぞれトランジスタを具備している 請求項17の電流駆動型回路の終端制御装置。

【請求項21】 前記電流駆動型信号を受信する電流駆動型回路は1つであり、前記終端回路接続手段は該1つの電流駆動型回路における終端回路を接続するようにしたことを特徴とする請求項17の電流駆動型回路の終端制御装置。

【請求項22】 前記電流駆動型信号を受信する電流駆動型回路は複数であり、前記終端回路接続手段は該複数の電流駆動型回路における各終端回路をそれぞれ接続するようにしたことを特徴とする請求項17の電流駆動型回路の終端制御装置。

【請求項23】 前記終端回路は、抵抗手段および容量手段を具備し、該終端回路を接続することで前記電流駆動型信号を受信する電流駆動型回路における該電流駆動型信号の振幅を所定の範囲に規定するようにしたことを特徴とする請求項17の電流駆動型回路の終端制御装置。

【請求項24】 前記抵抗手段は、第1の抵抗手段および第2の抵抗手段を具備し、該第1の抵抗手段の一端は 20 置。前記双方向バスに接続され、該第1の抵抗手段の他端は前記第2の抵抗手段の一端および前記容量手段の一端に接続され、そして、該第2の抵抗手段の他端および該容前部量手段の他端は前記終端回路接続手段または前記終端回路切離手段を介して電源線に接続されていることを特徴 接続とする請求項23の電流駆動型回路の終端制御装置。 舞手

【請求項25】 電流駆動型の信号の受け渡しを双方向にて行う電流駆動型回路の終端制御装置であって、前記電流駆動型信号の受け渡しを双方向にて行う双方向バスと、

該双方向バスの一端に接続された第1の電流駆動型回路 と、

該第1の電流駆動型回路に設けられた第1の終端回路 と

前記双方向バスの他端に接続された第2の電流駆動型回 路と、

該第2の電流駆動型回路に設けられた第2の終端回路 と、

前記第1の電流駆動型回路および前記第2の電流駆動型 回路の間において、前記双方向バスに接続された複数の 第3の電流駆動型回路と、

前記電流駆動型信号を送信する電流駆動型回路から該電流駆動型信号を受信する電流駆動型回路へ向かう方向が、前記第1の電流駆動型回路から前記第2の電流駆動型回路に向かう方向に一致する場合、前記第2の終端回路を接続すると共に、前記第1の終端回路を切り離すように制御する第1の終端回路制御手段と、

前記電流駆動型信号を送信する電流駆動型回路から該電 回路、そし 流駆動型信号を受信する電流駆動型回路へ向かう方向 75 Qの2 が、前記第2の電流駆動型回路から前記第1の電流駆動 50 している。 4

型回路に向かう方向に一致する場合,前記第1の終端回路を接続すると共に,前記第2の終端回路を切り離すように制御する第2の終端回路制御手段とを具備することを特徴とする電流駆動型回路の終端制御装置。

【請求項26】 前記電流駆動型信号はECL信号であり、且つ、前記電流駆動型回路はECL回路であることを特徴とする請求項25の電流駆動型回路の終端制御装置。

【請求項27】 前記電流駆動型信号はPCML信号で 10 あることを特徴とする請求項25の電流駆動型回路の終端制御装置。

【請求項28】 前記第1および第2の終端回路制御手段は、それぞれトランジスタを具備している請求項25 の電流駆動型回路の終端制御装置。

【請求項29】 前記終端回路は、抵抗手段および容量 手段を具備し、該終端回路を接続することで前記電流駆 動型信号を受信する電流駆動型回路における該電流駆動 型信号の振幅を所定の範囲に規定するようにしたことを 特徴とする請求項25の電流駆動型回路の終端制御装 置。

【請求項30】 前記抵抗手段は、第1の抵抗手段および第2の抵抗手段を具備し、該第1の抵抗手段の一端は前記双方向バスに接続され、該第1の抵抗手段の他端は前記第2の抵抗手段の一端および前記容量手段の一端に接続され、そして、該第2の抵抗手段の他端および該容量手段の他端は前記終端回路接続手段または前記終端回路切離手段を介して電源線に接続されていることを特徴とする請求項29の電流駆動型回路の終端制御装置。

【発明の詳細な説明】

30 [0001]

【産業上の利用分野】本発明は電流駆動型回路の終端制御方法および装置に関し、特に、ECL (Emitter Coupled Logic) 信号およびPCML (Pseudo Current Mode Logic) 信号等の電流駆動型信号を双方向で送受信する電子回路全般における電流駆動型回路の終端制御方法および装置に関する。

【0002】近年、1つの集積回路として構成することのできる回路規模の増大に伴って、入出力ピンを共用して該入出力ピンの数を削減することが必要となってきている。そして、ECL信号を使用する回路においても二重或いは多重終端制御を行う場合でも、正常な振幅でデータ転送を行うことが要望されている。

[0003]

【従来の技術】図11は従来の電流駆動型回路における終端部の回路例を示す図である。同図において、参照符号 I C-1, I C-2はデータの転送を行うECL回路、R 1, R 2は抵抗、C1 は容量(コンデンサ)、T C は終端回路、そして、I L はインピーダンスライン(例えば、75 Ω のストリップラインまたは同軸ケーブル等)を示している。

6 データ転送を行う両方のECL回路IC-1, IC-2のそれぞれに設けられている。

【0004】図11に示す終端部(終端回路)TCは、インピーダンスラインILとの整合を取るためのもので、抵抗R1、R2 および容量C1で構成され、該終端回路TCは受信側のECL回路IC-2に対してだけ設けられている。すなわち、一方(図11中の左側)のECL回路IC-1からインピーダンスラインILを介して他方(図11中の右側)のECL回路IC-2へデータ(DATA)を一方向に伝える場合、終端回路TCはデータを受け取る側のECL回路IC-2に対してだけ設けられている。ここで、終端回路TCにおいて、抵抗R1およびR2は 10データを受け取る側のECL回路IC-2が接続されるインピーダンスラインILと第1の電源線VEE(=-5.2ポルト)との間に直列に接続され、また、容量C1は抵抗R1およびR2の接続個所と第2の電源線Vcc(=0ポルト)との間に接続されている。

【0008】図13に示す二重終端回路では、例えば、 ECL回路IC-3 (IC-2) の出カトランジスタ (出力 段)のエミッタから見たインピーダンスは、抵抗RI~ R4および容量C1, C2 が全て接続されているため、該 インピーダンスの値は小さくなり、エミッタ電流は大き くなる。具体的に、図12に示すようなOR/NORゲートが ECL回路IC-3であり、該OR/NORゲート (IC-3) の 出力(オア出カX)をインピーダンスラインILを介し てECL回路IC-Iに伝える場合、出力トランジスタ (オア出力Xの出力段トランジスタ) TR-105のエミッ 夕から見たインピーダンスが小さくなる。これにより、 該出力トランジスタTR-105のペースに接続された抵抗 R105 による出力電圧の低下の影響が現出することにな り、特に、高レベル"H"のレベルが低下してECL信 号(PCML信号)の振幅が小さくなって正確なデータ 転送を行えない場合も考えられるようになる。

【0005】図12は電流駆動型回路としてのECL回 路の一例を示す回路図であり、具体的に、OR/NOR (オア /ノア)ゲートの例を示すものである。同図に示される ように、ECL回路のOR/NORゲートは、複数のNPN型 バイポーラトランジスタTR-101~TR-107, および, 抵抗R101 ~ R106 で構成されている。ここで、図12 において、参照符号AおよびBはOR/NORゲートの入力を 示し、Vref は基準電圧を示し、また、Xはオア出力、 XB はノア出力を示している。尚、ECL信号の振幅と しては、例えば、高レベル "H" が-0.8ポルト、低レ ベル "L"が-1.8ポルトで振幅が1.0ポルトとなって いる。そして、終端回路(TC)は、受信側の電流駆動 型回路(ECL回路)における電流駆動型信号(ECL 信号)のレベルを、例えば、-1.3ポルトを中心(スレ ッショルド電圧)として、1.0ポルトの振幅を有するよ うに規定するためのものである。また、近年、より一層 の高速化を実現するためのPCML (Pseudo Current Mo de Logic) 信号も利用されるようになって来ており、該 PCMLでは、0.4ポルトおよび0.8ポルトの2種類の 振幅があり、共にスレッショルド電圧は+1.6ポルトお よび+2.0のものがある。

【0009】図14は関連技術としての多重終端を適用 20 した電流駆動型回路の回路例を示す図であり、例えば、 ECL信号出力が繋がっている複数の入力を選択して転送するアドレス・データパスにおける多重終端(多重終端回路)を示している。同図において、参照符号IC-1~IC-nはデータの送受信を行うECし回路、R01、R02~Rn1、Rn2は抵抗、C1~Cn は容量、ILはインピーダンスライン、そして、TC-1~TC-nは抵抗R01、R02~Rn1、Rn2および容量C1~Cn で構成される終端回路を示している。

【0006】図13は関連技術としての二重終端を適用した電流駆動型回路の回路例を示す図である。同図において、参照符号 $IC-1\sim IC-4$ はデータの送受信を行う ECL回路、 $R1\sim R2$ は抵抗、C1, C2 は容量、TC-1, TC-2は終端回路、そして、ILは、例えば、75 Ω のストリップラインまたは同軸ケーブル等のインピーダンスライン(双方向バス)を示している。

【0007】図13に示す二重終端は、ECL回路IC -3 (図13中の右側) からインピーダンスラインILを介してECL回路IC-1 (図13中の左側) ヘデータを伝えると共に、ECL回路IC-2 (図13中の左側) からインピーダンスラインILを介してECL回路IC-4 (図13中の右側) へもデータを伝える双方向用のものである。ここで、終端回路TC-1、TC-2を、双方向で 50

【0010】図14に示す多重終端(多重終端回路) は、ECL回路IC-0~IC-nの任意の1つのECL回 路と他の任意の1つのECL回路との間で双方向のデー 夕転送を行うてめのもので、例えば、双方向パス(イン ピーダンスライン) I L における終端回路(多重終端回 路)である。図14に示す多重終端回路では、例えば、 ECL回路IC-0(IC-0~IC-nの任意の1つ)の出 力段のエミッタから見たインピーダンスは、各ECL回 路IC-0~IC-nにそれぞれ設けられた終端回路TC-1 ~TC-nが全て双方向バスに接続されているため、すな わち、抵抗ROI、RO2~Rnl、Rn2および容量CO~C n が全てインピーダンスラインILに接続されているた めに、上述した二重終端の場合よりもさらにインピーダ ンスは小さくなり、エミッタ電流は一層大きくなる。具 体的に、図12に示すようなOR/NORゲートがECL回路 IC-0であり、該OR/NORゲート(IC-0)の出力(オア 出力X)をインピーダンスラインILを介してECL回 路IC-nに伝える場合、出力トランジスタ(オア出力X の出力段トランジスタ) TR-105のエミッタから見たイ ンピーダンスは図13に示す二重終端の場合よりもさら に小さくなる。これにより、該出力トランジスタTR-1 05のベースに接続された抵抗R105 による出力電圧の低

下の影響が一層深刻なものとなる。

[0011]

【発明が解決しようとする課題】上述した図13に示す 二重終端回路においては、例えば、ECL回路IC-3の 出力段のエミッタ(例えば、図12の出力トランジスタ TR-105のエミッタ) から見たインピーダンスが小さく なって、エミッタ電流が大きくなる。そして、例えば、 ECL回路IC-3の出力段のエミッタ電流が余り大きく なると、該出力トランジスタ (TR-105) のペースから エミッタに電流が流れ込むようになってペース電位が下 10 がり、その結果、特に、高レベル"H"のレベルが低下 して電流駆動型信号(ECL信号,PCML信号)の振 幅が小さくなる。この電流駆動型信号の振幅の低下は、 例えば、終端抵抗の値を通常よりも若干大きく設定する ことで解消できる場合があるが、その最適値を選定する ためには、計算、シミュレーションおよび実験等を行わ なければならない。さらに、上記抵抗値を大きく設定し 過ぎると、十分なエミッタ電流が得られず電流駆動型信 号の振幅を正常な範囲に規定することが困難になる。

[0012] 同様に、上述した図14に示す多重終端回路においては、例えば、ECL回路IC-0の出力段のエミッタ(例えば、図12の出力トランジスタTR-105のエミッタ)から見たインピーダンスは、図13に示す二重終端の場合よりもさらに一層小さくなり、エミッタ電流はさらに大きなものとなる。このような場合、終端抵抗値の変更だけでは対処できないこともあり、出力インピーダンスの低下に伴うエミッタ電流の増加によって、電流駆動型信号(ECL信号、PCML信号)の振幅の低下だけでなく、最悪の場合には該ECL回路の出力段にダメージを与える恐れもある。

【0013】本発明は、上述した従来の電流駆動型回路の終端制御技術が有する課題に鑑み、双方向の送受信を行う際に、簡単な終端切替え制御を行うことによって、電流駆動型回路の出力段のインピーダンス低下をなくし、正常な振幅による電流駆動型信号の伝達を行わせることを目的とする。

[0014]

【課題を解決するための手段】図1は本発明に係る電流駆動型回路の終端制御装置の原理構成を示すプロック図である。本発明によれば、電流駆動型の信号の受け渡しを双方向にて行う3電流駆動型回路の終端制御方法であって、第1の電流駆動型回路1から前記電流駆動型信号を送信して第2の電流駆動型回路2で前記送信された信号を受信する場合、該受信側における終端回路21だけを接続し(22)、該受信側の終端回路以外の終端回路11を切り離す(12)ようにしたことを特徴とする電流駆動型回路の終端制御方法が提供される。

[0015]

【作用】本発明の電流駆動型回路の終端制御方法によれ して出力され、また、ナンドゲートNAND2 に供給される は、第1の電流駆動型回路1から電流駆動型信号を送信 50 データ信号は出力されない(ナンドゲートNAND2 の出力

して第2の電流駆動型回路2で送信された信号を受信する場合、スイッチ手段22をオン制御して受信側における終端回路21だけを接続し、且つ、スイッチ手段12 をオフ制御して受信側の終端回路以外の終端回路11を

8

【0016】すなわち、受信側の第2の電流駆動型回路2ではスイッチ手段22により終端回路21が接続され、送信側の第1の電流駆動型回路1ではスイッチ手段12により終端回路11が切り離されるようになっている。これにより、電流駆動型回路の終端制御方法によれば、簡単な終端切替え制御を行うことによって、電流駆動型回路の出力段のインピーダンス低下をなくし、正常な振幅による電流駆動型信号の伝達を行わせることができる。

[0017]

切り離すようになっている。

【実施例】以下、図面を参照して本発明に係る電流駆動型回路の終端制御装置の実施例を説明する。図2は本発明の電流駆動型回路の終端制御装置の一実施例を示す回路図である。同図において、参照符号 $IC-1\sim IC-4$ はデータの送受信を行うECL回路,IC-5 はバッファアンプ,IC-6 はインバータ,そして, $R0\sim R14$ は抵抗を示している。また、参照符号C1, C2 は容量(コンデンサ),ILはインピーダンスライン(例えば、 $T5\Omega$)、NAND1およびNAND2 はナンドゲート,そして、D1, D2 はダイオードを示している。

【0018】図2に示す終端回路(二重終端装置)は、 ECL回路IC-3(図2中の右側)からインピーダンス ラインILを介してECL回路IC-1(図2中の左側) ヘデータを伝えると共に、ECL回路IC-2(図2中の 30 左側)からインピーダンスラインILを介してECL回 路IC-4(図2中の右側)へもデータを伝える双方向用 のものである。

【0019】図2に示す二重終端装置では、例えば、E CL回路IC-2からインピーダンスラインILを介して ECL回路IC-4ヘデータを転送する場合には、終端切 り替え信号SSにより、最終終端部であるブロックBL -2 (ECL回路IC-4, IC-3:図2中の右側) だけを 終端し、該最終終端部以外の終端部であるプロックBL -1 (ECL回路IC-1, IC-2: 図2中の左側) では終 端を切り離すようになっている。ここで、終端切替え信 号SSは直流の信号であるため、容量による交流のイン ピーダンス・マッチングを取る必要はなく、抵抗R12. R14を設けるだけでよい。尚、本実施例において、終端 切替え信号SSは、ECL回路IC-2およびIC-3へ供 給するデータを制御するイネーブル信号をそのまま使用 するようになっている。すなわち、イネーブル信号(終 端切替え信号SS) が高レベル"H"のときには、ナン ドゲートNAND1 に供給されるデータ信号がそのまま反転 して出力され、また、ナンドゲートNAND2 に供給される が低レベル"L"に固定)ようになっている。一方、イネーブル信号が低レベル"L"のときには、ナンドゲートNAND1 に供給されるデータ信号は出力されず(ナンドゲートNAND1 の出力が低レベル"L"に固定)、また、ナンドゲートNAND1 に供給されるデータ信号はそのまま反転して出力されるようになっている。

【0020】具体的に、例えば、ECL回路IC-2から インピーダンスライン I しを介してECL回路 I C-4へ データを転送する場合、終端切替え信号SSを高レベル "H" とする。これにより、PNP型パイポーラトラン 10 ジスタTR-1のベースには、パッファ I C-5' および抵 抗R6 を介して-0.8 Vが印加されるが、トランジスタ TR-1はベース・エミッタ間電圧VBEの電圧降下分を考 慮するとダイオードD-1に電流を流せるだけの電圧(約 0.7 V) を印加することができない。そして、トランジ スタTR-1はエミッタからペースに対して電流が流れず オフ状態となる。さらに、抵抗R3, R5 にも電流が流れ ないため、NPN型パイポーラトランジスタTR-2のペ **ースには、−5.2 V (VEE) が見えるので、該トランジ** スタTR-2もオフ状態となる。その結果、ブロックBL 20 -1 (ECL回路 I C-1, I C-2) では、抵抗 R1, R2 お よび容量C1 で構成される終端回路TC-Iが切り離され る。このとき、ECL回路IC-2の入力(ナンドゲート NAND1 の出力) には、該ナンドゲートNAND1 に供給され るデータが反転されて供給され、該ECL回路IC-2か らインピーダンスラインILを介してECL回路IC-4 ヘデータが転送されることになる。

【0021】一方、プロックBL-2(ECL回路IC-3、 I C-4) においては、終端切替え信号SSがバッフ ァIC-5', インバータIC-6' および抵抗R13 (R12) を介してPNP型パイポーラトランジスタTR-3のベー スに印加される。すなわち、トランジスタTR-3のペー スには、インバータIC-6′により論理が反転された終 端切替え信号SS (-1.6 V) が入力される。そして、 ダイオイドD-2には約0.7 Vの電圧が印加され、トラン ジスタTR-3のペース・エミッタ間電圧VBEにも該トラ ンジスタTR-3をオンさせるだけの電圧(約0.7V)が 加えられ、トランジスタTR-3はオン状態となる。これ により、抵抗R9、R11に電流が流れ、NPN型パイポー ラトランジスタTR-4もオン状態となる。その結果、ブ 40 ロックBL-2 (ECL回路IC-3, IC-4) では、抵抗 R7, R8 および容量C2 で構成される終端回路TC-2が 接続される。このとき、ECL回路IC-3の入力(ナン ドゲートNAND2 の出力) は、低レベル "L" に固定され ることになる。尚、抵抗R6およびR13は、トランジス タTR-1およびTR-3がオンした際のペースに流れる電 流を制御するためのものである。尚、ECL信号として は、例えば、高レベル "H" が~0.8ポルト、低レベル "L"が-1.8ポルトで振幅が1.0ポルトとなってい る。そして、終端回路 (TC-1, TC-2) は、受信側の 50

電流駆動型回路(ECL回路)における電流駆動型信号(ECL信号)のレベルを、例えば、-1.3ボルトを中心(スレッショルド電圧)として、1.0ボルトの振幅を有するように規定するためのものである。また、本発明では、より一層の高速化を実現するためのPCML信号(例えば、0.4ボルトおよび0.8ボルトの2種類の振幅があり、スレッショルド電圧は+1.6ボルトおよび+2.0の信号)を扱う回路に対しても本発明をそのまま適用することができる。

10

【0022】次に、例えば、ECL回路IC-3からイン ピーダンスラインILを介してECL回路IC-1へデー 夕を転送する場合、終端切替え信号SSを低レベル "L"とする。これにより、トランジスタTR-1はオン 状態となり、トランジスタTR-2もオン状態となる。そ の結果、ブロックBL-1(ECL回路IC-1, IC-2) では終端が接続される。このとき、ブロックBL-2(E CL回路IC-3, IC-4)では、トランジスタTR-3お よびTR-4がオフ状態となって、終端回路TC-2が切り 離されることになる。

70 【0023】上述したように、本発明の電流駆動型回路 の終端制御装置の一実施例によれば、出力される電流駆 動型信号(ECL信号)の受信側(最終終端部) だけ 終端回路が接続され、電流駆動型信号を出力する側(最 終終端部以外)では終端回路が切り離される。これによ って、電流駆動型回路の出力段のインピーダンス低下を なくし、正常な振幅でデータ転送を行わせることができ る。

【0024】図3は本発明の電流駆動型回路の終端制御 装置の他の実施例を示す回路図である。図3に示す終端 制御装置は、図2に示す二重終端回路を双方向でデータ 30 転送を行う複数対のECL回路 I C-11, I C-21; I C-1 2, I C-22;…; I C-1n, I C-2n に適用したものであ る。すなわち、図3に示す終端制御装置は、複数対のE CL回路 I C-12, I C-22;…; I C-1n, I C-2n に対し て、それぞれの終端にPNP型パイポーラトランジスタ TR-12, TR-22; TR-13, TR-23; ···; TR-1n, TR-2 n を設け、各終端制御部 (BL-1およびBL-2に対応) により終端回路TC-11, TC-21; TC-12, TC-22;…; TC-In, TC-2n の接続を制御するようになっている。 ここで、ECL回路IC-11 およびIC-21 の終端回路 TC-11 およびTC-21 は、終端制御部BL-1およびB L-2により直接制御されるようになっている。そして、 各一方のECL回路 I C-12, I C-13, …, I C-1n の終 端を制御するトランジスタTR-12,TR-13,…, TR-1 n のペースには、第1の制御信号(CSA)が供給さ れ、また、各他方のECL回路 I C-22, I C-23, …, I C-2n の終端を制御するトランジスタTR-22, TR-23, … TR-2n のペースには、第2の制御信号(CSB) が供給されている。 【0025】ここで、第1の制御信号CSAは、図2の

二重終端回路における抵抗R2 とトランジスタTR-2の コレクタとの接続個所から取り出され、また、第2の制 御信号CSBは、図2の二重終端回路における抵抗R8 とトランジスタTR-4のコレクタとの接続個所から取り 出されるようになっている。これにより、例えば、図2 の二重終端回路におけるNPN型パイポーラトランジス タTR-2がオフ状態となって終端回路TC-11 が切り離 される場合(終端切替え信号SSが高レベル"H"のと き)、第1の制御信号CSAは高レベル"H"となって 図3におけるPNP型パイポーラトランジスタTR-12. TR-13, …, TR-In もオフ状態となってそれぞれ終端 回路TC-12.TC-13.…, TC-ln も切り離される。

【0026】同様に、図2の二重終端回路におけるNP N型パイポーラトランジスタTR-4がオフ状態となって 終端回路TC-21 が切り離される場合(終端切替え信号 SSが低レベル"L"のとき)、第2の制御信号CSB は高レベル "H" となって図3におけるPNP型パイポ ーラトランジスタTR-22, TR-23, …, TR-2n もオフ 状態となってそれぞれ終端回路 T C-22, T C-23, …, T C-2n も切り離される。これにより、図2に示す二重終 20 ルのアクセス処理の周期を考慮しなければならない。 端回路を、図3に示すような双方向でデータ転送を行う 複数対のECL回路 I C-11, I C-21; I C-12, I C-22; …: I C-ln, I C-2n に適用することができる。尚、第 1および第2の制御信号CSA並びにCSB、および、 PNP型パイポーラトランジスタTR-12, TR-22; TR -13, TR-23;…; TR-ln, TR-2n の構成は、他に様々 な変形が可能であるのはいうまでもない。

【0027】図4は本発明の電流駆動型回路の終端制御 装置のさらに他の実施例を示す回路図であり、ECL信 号バスにおける多重終端切替え制御を示すものである。 本実施例は、例えば、アドレス/データバスのように、 1つのECL出力に複数の入力が繋がる双方向データ転 送において、データを受信する入力部だけ終端回路を接 続するような終端制御信号S#M S#1~S#nを生成するこ とにより、最初もしくは途中での終端を切り離し、デー 夕を受信する入力部で正常な振幅を得るようにすること がができる。ここで、例えば、ECL信号パス(IL) は、データD#1~D#nを転送するための双方向のパス で、該双方向バスILは各プロックBLOCK-M、BLOCK-1~ BLOCK-n における全てのECL回路IC-M, IC-1~I C-nに接続されている。

【0028】ここで、例えば、1つのプロックBLOCK-M (図4中の左側のブロック) がMPU (Micro Processing Unit) を備え、該プロックBLOCK-M が他のプロックBLO CK-1~BLOCK-n (図 3 中の右側のブロック) の各メモリに 対してリード・ライトを行う場合、WE(ライト・イネ ーブル)、RE(リード・イネーブル)信号を用いて各ブ ロックの制御信号S#1~S#nを生成して終端回路TC-1 ~TC-nの接続を制御するようになっている。

【0029】図5は図4に示す終端制御装置における制 50 れる。ここで、終端制御信号S \sharp 1 $\sim S$ \sharp nは、全て低レベ

御信号を生成する回路の一例を示す図であり、ブロック BLOCK-N およびブロック BLOCK-1~BLOCK-n の各メモリ を制御する制御信号S#NおよびS#1~S#nを生成する回 路を示している。ここで、各プロックへの終端制御信号 S#M S#1~S#nは、全てMPUを有するブロックBLOC K-M で生成されるようになっている。

12

【00.30】図6および図7は図4に示す終端制御装置 の動作を説明するためのタイミングチャートであり、図 6 はブロックBLOCK-M から見たリードサイクルを示し、 図7はプロックBLOCK-M から見たライトサイクルを示し ている。尚、図6および図7において、参照符号CS は、チップセレクト信号を示す。図6および図7におい て、各プロックのデータ取り込みがRE信号またはWE 信号の立ち上がりとすると、データはそのトリガより暫 くの間、そのまま維持しておく必要がある。後述するよ うに、図5の回路では、フリップ・フロップIC-40 に より1ピットシフトさせて使用するようになっている。 尚、必要に応じて、確定期間 t-2を1ビット以上として もよい。但し、読み出しサイクルおよび書き込みサイク

【0031】プロックBLOCK-M から見たリードサイクル では、ブロックBLOCK-M 以外のブロック BLOCK-1~BLOC K-n の何れかからプロックBLOCK-M にデータが入力され るが、この場合には、該プロックBLOCK-M の終端回路T C-M(TC-M1~TCML) を接続し、且つ、他のプロック BLO CK-1~BLOCK-n の終端回路TC-1~TC-nを切り離すよ うな終端制御信号StM、Stl~Stnが生成される。具体 的には、これら終端制御信号の生成には、図5に示され るように、フリップ・フロップ (IC-40)によりRE信 30 号 (リード・イネーブル信号) をシフトした信号を用い る。すなわち、RE信号は、ローアクティブの信号で、 フリップ・フロップ I C-40 により 1 ピットシフトさせ て使用するようになっている。ここで、データの終端制 御信号のためにRE信号を1ビットシフトするのは、M PU側の保持時間(ホールドタイム)を稼ぐためであ り、該保持時間が零の場合には、RE信号をシフトする 必要はない。また、プロック BLOCK-1~BLOCK-n の内、 どのブロックにリードを行うかを選択しているのがBC D10進デコーダ(負論理) I C-30 である。尚、図5に おいては、各信号線、例えば、WE信号やRE信号、或 いは、ECL回路IC-10 からECL回路IC-20 に供 給されるアドレス信号線等にも、それぞれ終端回路が接 続されている。

【0032】図4および図5に示されるように、アドレ スパスの中のプロック選択信号からアクセスするプロッ クをデコーダ I C-30 でデコード(負論理)し、WE信 号(ライト・イネーブル信号)との論理和を取る論理回 路(オアゲート回路) I C-60 を介して、アドレス/デ ータの終端制御を行う終端制御信号S#l~S#nが生成さ

ル "L"の信号とされ、これにより、ブロック BLOCK-1 ~BLOCK-n の全ての終端回路TC-1~TC-nは切り離さ れることになる。また、リードするブロックBLOCK-M の 終端制御信号S#1は、低レベル"L"とされ、これによ り、データバスはデータが転送されるブロックBLOCK-M においてのみ終端回路TC-mが接続される。すなわち、 ECL信号の最終終端部 (プロックBLOCK-M) だけ終端さ れ、その他のブロック(BLOCK-1~BLOCK-n:最終終端部以 外の終端部)では終端が切り離されることになる。ま た、アクセスされるプロック側のMPUもしくはメモリ の保持時間を考慮して、フリップ・フロップ I C-50 に より終端制御信号S#Mを、期間 t-lから1ピットシフト

(t-2) させて、低レベル "L" となる期間を (t-l)

+ (t-2) とするようになっている。

【0033】次に、プロックBLOCK-Mから見たライトサ イクルでは、ブロックBLOCK-M 餌からプロックBLOCK-M 以外のプロックBLOCK-1 ~BLOCK-n の何れかのプロック にデータが出力されるが、この場合には、ブロックBLOC K-M の終端を切り離し、データが供給されるブロックBL OCK-1~BLOCK-n の何れかのブロックのみの終端を接続 することになる。すなわち、ブロックBLOCK-M の終端制 御部に供給される終端制御信号S#Nは高レベル"H"の 信号とされ、ブロックBLOCK-1 ~BLOCK-n の内CS信号 (チップセレクト信号) により選択された所定のブロッ クに供給される終端制御信号だけが低レベル "L" の信 号とされ、これにより、データが転送されるプロックの 終端回路のみが接続されることになる。ここで、WE信 号はライトサイクが実行されている間、低レベル"L" である必要がある(MPUによっては、若干異なる場合 がある)。また、アクセスされるプロック側のMPUも しくはメモリの保持時間を考慮して、フリップ・フロッ プIC-50 により終端制御信号S#Mを、期間 t-lから1 ビットシフト (t-2) させて、低レベル "L" となる期 間を (t-1) + (t-2) とするようになっている。尚、 アドレスバスに関しては、リードサイクルおよびライト サイクル共に、プロックBLOCK-M 側から転送されるの で、最終入力になるプロックにおいて、固定的に終端回 路を接続してもよい。

【0034】図8は図2に示す終端制御装置の変形例を 示す図である。同図から明らかなように、本変形例で は、終端部を切り替える信号(終端制御信号)として は、上述したECL信号だけでなく、TTL信号を使用 することができる。すなわち、例えば、TTL信号の高 レベル "H" (=5V) は、パッファ I C-300を介し て、抵抗R6′およびR7′による電圧降下分でECL信号 レベルにシフトしてPNP型パイポーラトランジスタT R-1のペースに印加されるようになっている。これによ り、TTL信号でも終端制御部を制御することができる ことになる。

【0035】以上のように、上記各実施例によれば、E 50 を供給し、終端回路TC-40 を接続する。ここで、図9

CL信号でのデータの違り取りを双方向にて行う場合、 送信側および受信側での終端を制御することにより、出

力されたECL信号を受信する回路(最終終端部)のみ 終端回路を接続し、他の回路では終端回路を切り離すこ とによって、ECL信号の複数終端における出力レベル

14

の変動を防止して、正常な振幅でデータ転送を行うこと ができる。また、終端部をパスに関して共用化すること

ができるため、回路規模の削減を図ることができる。さ らに、終端制御信号としては、ECLレベルの信号だけ

でなく、TTLレベルの信号も使用することができ、様 々な信号を終端制御信号として使用することができる。

【0036】図9は本発明の電流駆動型回路の終端制御 装量の他の形態の一実施例を示す回路図である。 図9に 示されるように、本実施例では、双方向のパス(インピ

ーダンスライン) ILの両端に設けたブロック BLOCK-1

およびBLOCK-4 に対してだけ終端回路TC-10, TC-40 と終端制御部BL-10, BL-40 とを設けるようになって

いる。そして、各プロック BLOCK-1~BLOCK-4 には、電 流駆動型の信号(ECL信号)の受け渡しの方向を識別

20 する信号識別回路SD-1~SD-4を設けるようになって

いる。すなわち、双方向パスILに対して、ブロック B LOCK-1とBLOCK-4 との間に一するプロックBLOCK-2, BLOC

K-3 には、ECL回路 I C-2. I C-3および信号識別回

路SD-2, SD-3が設けられ、終端回路および終端制御

部を省略するようになっている。 【0037】そして、転送されるデータ(電流駆動型信

号)の方向が、ECL回路IC-4からIC-1へ向かう方 向(プロックBLOCK-4 からBLOCK-1 へ向かう方向:第1

の方向) の場合には、ブロックBLOCK-1 における終端回 路TC-10 だけが接続され、また、転送されるデータの

方向が、ECL回路IC-1からIC-4へ向かう方向(プ

ロックBLOCK-1 からBLOCK-4 へ向かう方向:第2 の方 向)の場合には、ブロックBLOCK-4 における終端回路T

C-40 だけが接続される。具体的に、ECL回路IC-4

からIC-3~IC-1の何れかにデータが転送される場

合、ECL回路IC-3からIC-2またはIC-1へデータ が転送される場合、および、ECL回路IC-2からIC

-1へデータが転送される場合には、各プロック BLOCK-1

~BLOCK-4 に設けられた信号方向識別回路SD-1~SD

40 -4は、データが第1の方向に転送されたことを識別して

ブロックBLOCK-1 の終端制御部BL-10 に制御信号を供

給し、終端回路TC-10 を接続する。一方、ECL回路 IC-1からIC-2~IC-4の何れかにデータが転送され

る場合、ECL回路IC-2からIC-3またはIC-4へデ

ータが転送される場合、および、ECL回路IC-3から

IC-4へデータが転送される場合には、各プロック BLO CK-1~BLOCK-4 に設けられた信号方向識別回路SD-1~

SD-4は、データが第2の方向に転送されたことを識別

してプロックBLOCK-4 の終端制御部BL-40 に制御信号

では、4つのブロック BLOCK-1~BLOCK-4 が描かれているが、このブロック数は4つに限定されないのはいうまでもない。

【0038】このように、図9に示す電流駆動型回路の終端制御装置では、例えば、図4の終端制御装置に比較して、終端回路(TC)および終端制御回路(BL)を全てのブロックに設ける必要がなく、また、該終端制御回路を制御するための信号線を削減することが可能となる。図10は図9の電流駆動型回路の終端制御装置の変形例を示す回路図である。図10に示す変形例では、図 109と同様に、双方向バスILの両端に設けたブロック BLOCK-1およびBLOCK-4に対してだけ終端回路TC-10、TC-40と終端制御部BL-10、BL-40とを設けるようになっている。

【0039】本変形例では、各ブロック BLOCK-1~BLOC K-4 に設けられた入出力回路 (I/O回路) IO-l~I O-4を介してMPU10から転送されるデータ(電流駆動 型信号)の方向が供給されるようになっている。具体的 に、ECL回路IC-4からIC-3~IC-1の何れかにデ ータが転送される場合、ECL回路IC-3からIC-2ま 20 たはIC-1ヘデータが転送される場合、および、ECL 回路IC-2からIC-1ヘデータが転送される場合には、 MPU10から終端制御部BL-10 に制御信号が供給され て終端回路TC-10 を接続する。一方、ECL回路IC -1からIC-2~IC-4の何れかにデータが転送される場 合、ECL回路IC-2からIC-3またはIC-4ヘデータ が転送される場合、および、ECL回路IC-3からIC -4ヘデータが転送される場合には、MPU10から終端制 御部BL-10 に制御信号が供給されて終端回路TC-10 を接続する。

【0040】上述した図10に示す電流駆動型回路の終端制御装置では、例えば、図4の終端制御装置に比較して、終端回路(TC)および終端制御回路(BL)を全てのブロックに設ける必要がなく、また、該終端制御回路を制御するための信号線をも不要となり、さらに、図9における信号方向識別回路(SD)も不要となり、より一層回路を簡略化することができる。

[0041]

【発明の効果】以上、詳述したように、本発明の電流駆動型回路の終端制御方法および装置によれば、双方向の 40 送受信を行う際に、簡単な終端切替え制御を行うことによって、電流駆動型回路の出力段のインピーダンス低下をなくし、正常な振幅による電流駆動型信号の伝達を行わせることができる。

【図面の簡単な説明】

【図1】本発明に係る電流駆動型回路の終端制御装置の 原理構成を示すブロック図である。

【図2】本発明の電流駆動型回路の終端制御装置の一実

施例を示す回路図である。

【図3】本発明の電流駆動型回路の終端制御装置の他の 実施例を示す回路図である。

16

【図4】本発明の電流駆動型回路の終端制御装置のさら に他の実施例を示す回路図である。

【図5】図4に示す終端制御装置における制御信号を生成する回路の一例を示す図である。

【図6】図4に示す終端制御装置の動作を説明するためのタイミングチャート(その1)である。

10 【図7】図4に示す終端制御装置の動作を説明するためのタイミングチャート(その2)である。

【図8】図2に示す終端制御装置の変形例を示す図である

【図9】本発明の電流駆動型回路の終端制御装置の他の 形態の一実施例を示す回路図である。

【図10】図9の電流駆動型回路の終端制御装置の変形 例を示す回路図である。

【図11】従来の電流駆動型回路における終端部の回路 例を示す図である。

20 【図12】関連技術としての二重終端を適用した電流駅 動型回路の回路例を示す図である。

【図13】電流駆動型回路としてのECL回路の一例を示す回路図である。

【図14】関連技術としての多重終端を適用した電流駆動型回路の回路例を示す図である。

【符号の説明】

1…第1の電流駆動型回路

2…第2の電流駆動型回路

3…双方向パス(インピーダンスライン)

30 11. 21…終端回路

12, 22…スイッチ手段(終端回路接続手段,終端回路切り離し手段)

C1, C2; C; CM; C1 ~ Cn …容量 (コンデンサ)

D1, D2 …ダイオード

 $I C-1 \sim I C-4$; I C-11, $I C-21 \sim I C-1n$, I C-2n;

IC-M, IC-1~IC-n···ECL回路

IC-5', IC-300…パッファ

IC-6', IC-M···インパータ

IC-30 …BCD10進デコーダ

0 IC-40, IC-50 …フリップ・フロップ


RO ~R14; R; RN1, RN2; R11, R12~Rn1, Rn2 …抵抗

SS, S#M, S#1~S#n…終端制御信号(終端切り替え信号)

TR-2, TR-4···NPN型パイポーラトランジスタ TR-1, TR-3; TR-11, TR-21 ~TR-1n, TR-2n ···PNP型パイポーラトランジスタ

【図1】

本発明に係る電流駆動型回路の終端制御装置の原理構成を示す プロック図




[図8]

図2に示す終端制加装量の変形例を示す図









本発明の電流駆動型回路の終端制御装置の他の形態の一実施例を 示す回路図


[図9]






[図3]

本発明の党漢契動型回路の終端制御装置の他の実施例を示す回路図




【図11】

従来の電流駆動型回路における特殊部の回路例を示す図




【図4】




[図6]


図4に示す終端制御装備の動作を説明するためのタイミングチャート (その1)




[図5]




【図 1 2 】 電流駆動型回路としてのECL回路の一例を示す回路図




【図7】






【図10】

図9の電流駆動型回路の終端制御装置の変形例を示す回路図



【図13】

関連技術としての二重終端を適用した電流駆動型回路の回路例を 示す図



[図14]

